Домой

Курсовой проект по дисциплине: схемотехника Проектирование цифрового дискретного устройства




Скачать 451.19 Kb.
НазваниеКурсовой проект по дисциплине: схемотехника Проектирование цифрового дискретного устройства
страница1/3
Дата16.02.2013
Размер451.19 Kb.
ТипКурсовой проект
Содержание
3.1 Проектирование блока триггера.
3.2 Проектирование микроопераций входной комбинационной схемы.
3.2.3. Микрооперация сдвига кода вправо на один разряд.
3.2.4. Логическая микрооперация - .
3.2.5. Микрооперация арифметического сложения.
3.2.6. Микрооперация счета (-1) со сквозным переносом.
3.2.7. Микрооперация преобразования в дополнительный код.
3.3. Построение объединенных функций возбуждения триггеров
3.4. Расчет быстродействия ДУ.
Анализ временных состязаний.
3.5. Построение выходной комбинационной схемы
3.5.2. Микрооперация свертки по модулю 2 (послед.).
3.6. Временные диаграммы.
4. Проектирование дискретного устройства на БИС.
рисунок 4.5 рисунок 4.6
Таблица №1. Микрооперация записи данных.
Таблица №2. Микрооперация сдвига вправо на один разряд.
Таблица №3. Логическая микрооперация .
Таблица №4. Микрооперация арифметического сложения.
Таблица №5. Микрооперация счета.
...
Полное содержание
Подобные работы:
  1   2   3


Министерство образования РФ


Курский государственный технический университет


Кафедра вычислительной техники


Курсовой проект


по дисциплине: схемотехника


Проектирование цифрового дискретного устройства


Выполнил ст.гр.ВМ-71 Кошелев Н.Н


Проверил Зотов И.В.


Курск 1999

Содержание.


1. Задание на курсовой проект ………………………………………………………………………………………………… 3

2. Введение ………………………………………………………………………………………………………………………………………………… 4

3. Проектирование дискретного устройства на элементах малой

интеграции.

3.1. Проектирование блока триггера. ………………………………………………………………… 5

3.2. Проектирование микроопераций входной комбинационной

схемы

3.2.1. Микрооперация установки триггера в " 0 ". ……………… 5

3.2.2 Микрооперация записи данных. ………………………………………………… 6

3.2.3. Микрооперация сдвига кода вправо на один

разряд. ………………………………………………………………………………………………………… 7

3.2.4. Логическая микрооперация - .………………………………………………

3.2.5. Микрооперация сложения. ……………………………………………………………… 8

3.2.6. Микрооперация счета с параллельным переносом. …… 9

3.2.7. Микрооперация преобразования в дополнительный

код. ……………………………………………………………………………………………………………… 10

3.3. Построение объединенных функций возбуждения

триггеров, обзор элементной базы. ……………………………………………………… 10

3.4. Расчет быстродействия ДУ. …………………………………………………………………………… 15

3.5. Построение выходной комбинационной схемы

3.5.1. Микрооперация сравнения: (). …………………………………………… 16

3.5.2. Микрооперация свертки по модулю 2. ……………………………… 16

3.6. Временные диаграммы. ………………………………………………………………………………………… 17

4. Проектирование ДУ на БИС.

4.1. Проектирование схемы ДУ. ……………………………………………………………………………… 18

4.2. Карта программирования ПЗУ. ………………………………………………………………………

5. Библиографический список ……………………………………………………………………………………………………

1. Задание на курсовой проект.


Спроектировать дискретное устройство (ДУ) выполняющее следующие действия:

  1. сброс элементов памяти

  2. запись значения входного слова в ДУ

  3. сдвиг кода в ДУ вправо

  4. логическая операция (  )

  5. арифметическая операция сложение

  6. счетчик (-1) со сквозным переносом

  7. преобразование в дополнительный код

  8. операция сравнения ()

  9. свертка по модулю 2.


Дискретное устройство проектируется на D триггерах.

Серия МИС 176, серия БИС 1626.


2. Введение.


При синтезе проектируемое устройство представляется в виде структуры, представленной на рисунке 2.1





рисунок 2.1.


Проектирование дискретного устройства сводится к синтезу элементарного дискретного устройства, обрабатывающего один бит информации и включающего один элемент памяти (триггер).

Входная комбинационная схема обеспечивает выполнение операций из множества Y, результатом которых являются соответствующие значения функций возбуждения f i для каждого из входов триггера:

– установка элементов памяти в нулевое состояние.

– запись входного слова в элементы памяти

– сдвиг вправо

– логическую операцию

– арифметическую операцию

– операция вычитания

– преобразование в дополнительный код.


Выходная комбинационная схема обеспечивает выполнение операции сравнения и формирование свертки содержимого ДУ.

Синтез элементарного ДУ сводится к получению функций возбуждения для каждой операции отдельно и, далее, построению объединенных функций возбуждения триггера элементарного ДУ. Получение функций возбуждения для каждой микрооперации сводится к выполнению следующих этапов :

– построение таблицы для выполняемой операции

– определение значений функций возбуждения для каждой таблицы выполняемой операции с учетом таблицы переходов заданного триггера

– определение логической функции для каждого входа заданного триггера

3. Проектирование дискретного устройства на элементах малой интеграции.


^ 3.1 Проектирование блока триггера.


В силу отсутствия в данной серии микросхем двухступенчатого триггера возникает необходимость в его синтезе с использованием имеющихся элементов малой интеграции. Синтезируем схему блока триггера на основе элементов ИЛИ-НЕ, изображенную на рис. 3.















рисунок 3.

Полученная схема двухступенчатого триггера обеспечивает переключение триггера по заднему фронту тактового импульса, т.е. запись данных в первую ступень триггера происходит по переднему фронту тактового импульса, а появление данных на выходе ­– по заднему фронту. Этим достигается устойчивость работы триггера и исключается возможность его повторного переключения в течение тактового импульса и формирование на его выходах неверных данных.


^ 3.2 Проектирование микроопераций входной комбинационной схемы.


3.2.1. Микрооперация установки триггера в " 0 ".


При подаче тактового импульса на синхронизирующие входы триггеров и при разрешении операции обнуления (Y=0) по заднему фронту импульса, информация, находящаяся на входах триггеров переписывается на их выходы. Т.о. обнуление триггеров происходит в том случае, если к моменту подачи тактового импульса на R-входах триггеров установлены уровни логической единицы, а на S-входах – уровни логического нуля.






D

0

0

0

1

0

0





 3.2.2. Микрооперация записи данных.


Когда операция записи данных разрешена, т.е. Y =1, и при подаче на синхровходы триггеров тактового импульса С по его заднему фронту, информация, находящаяся на входах триггеров, переписывается в ячейки памяти дискретного устройства и появляется на выходах Qi. При изменении входных данных, т.е. при переключении сигналов X i они с задержкой распространения импульса по цепям микросхем, участвующих в микрооперации записи данных, появляются на входах триггеров. При подаче следующего тактового импульса С микрооперация записи данных повторяется.



X

Qt

Qt+1

D

0

0

0

0

0

1

0

0

1

0

1

1

1

1

1

1





^ 3.2.3. Микрооперация сдвига кода вправо на один разряд.


Когда Y =2, по заднему фронту тактового импульса информация со входов триггера поступает на их выходы, а затем осуществляется сдвиг кода, хранящегося в данный момент в ячейках памяти, в сторону старших разрядов т.е. вправо. При сдвиге каждый запоминающий элемент должен :

- передать хранимую информацию на элемент Ti+1

- изменить свое состояние за счет приема информации от триггера Т i-1 при сдвиге на один разряд вправо.

.



Q

Qt

Qt=1

D

0

0

0

0

0

1

0

0

1

0

1

1

1

1

1

1






^ 3.2.4. Логическая микрооперация - .


В данном дискретном устройстве разрабатывается логическая микрооперация «исключающее ИЛИ.» ..


X

Qt

Qt+1

D

0

0

0

0

0

1

1

1

1

0

1

1

1

1

0

0





^ 3.2.5. Микрооперация арифметического сложения.


В данном дискретном устройстве разработана арифметическая операция сложения. Анализируя исходное состояние триггера, перенос, в соответствии со словарем переходов D-триггеров составляем таблицу.



Xi

Q

P

P

Q

Di

0

0

0

0

0

0

0

0

1

0

1

1

0

1

0

0

1

1

0

1

1

1

0

0

1

0

0

0

1

1

1

0

1

1

0

0

1

1

0

1

0

0

1

1

1

1

1

1







0

0

1

0

0

1

1

1














0

1

0

1

1

0

1

0









Функции возбуждения триггера для данной операции имеют следующий вид:





^ 3.2.6. Микрооперация счета (-1) со сквозным переносом.


П
олучаем следующие функции возбуждения триггеров.










^ 3.2.7. Микрооперация преобразования в дополнительный код.

Микрооперация преобразования в дополнительный код реализуется по следующим формулам .

Функции возбуждения триггера для данной операции имеют следующий вид:


Q

Q

Q

Q

Q

Q

Q

Q

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

0

0

1

0

1

1

1

0

0

0

1

1

1

1

0

1

0

1

0

0

1

1

0

0

0

1

0

1

1

0

1

1

0

1

1

0

1

1

1

0

0

1

1

1

1

0

0

1

1

0

0

0

1

0

0

0

1

0

0

1

0

1

1

1

1

0

1

0

0

1

1

0

1

0

1

1

0

1

0

1

1

1

0

0

0

1

0

0

1

1

0

1

0

0

1

1

1

1

1

0

0

0

1

0

1

1

1

1

0

0

0

1







С
учётом сигнала переноса









^ 3.3. Построение объединенных функций возбуждения триггеров.


Построение объединенных функций возбуждения триггеров реализуется следующим образом:

- построение объединенной таблицы функционирования для каждой микрооперации и каждого установочного входа триггера;

запись функций возбуждения.

Таблица 3.1 является объединенной таблицей функционирования ДУ. В ней строки соответствуют микрооперациям, а столбцы установочным входам триггеров. Для каждого установочного входа записывается функция возбуждения.


Таблица 3.1 Объединенная таблица функционирования ДУ.

Опер.

D0

D1

D2

D3

Y0

0

0

0

0

Y1









Y2









Y3









Y4









Y5









Y6










На основании cоставленной таблицы синтезируем функции возбуждения триггеров









Обзор элементной базы.

































































^ 3.4. Расчет быстродействия ДУ.


Быстродействие дискретного устройства следует оценивать по максимальной частоте тактовых импульсов, поступающих на синхронизирующий вход. Максимальная частота тактовых импульсов – это максимально допустимая частота подаваемых в дискретное устройство импульсов, не приводящих к нарушению его работы. В общем случае для расчета максимальной тактовой частоты необходимо определить минимальные длительности тактового импульса и паузы между тактовыми импульсами. Тогда частоту fmax можно определить по формуле :



Длительность такта для синхронных схем дискретного устройства определяется исходя из быстродействия используемого триггера. Длительность паузы между тактовыми импульсами определяется временем переходного процесса в дискретном устройстве и оценивается максимальной длиной функциональной цепи :

,

где ­– максимальная задержка сигнала на одном элементе;

n – число уровней функциональной цепи (глубина КСх);

Вычисляем максимальную тактовую частоту дискретного устройства :

^ Анализ временных состязаний.


Используя при проектировании схемы двухступенчатый триггер и расчитаное время на срабатывание первой ступени – предотвращаются временные состязания.


^ 3.5. Построение выходной комбинационной схемы


3.5.1. Микрооперация сравнения ().


Выполним сначала сравнение на “>”, а затем результат инвертируем, получим сравнение на “”. _

F7=X3X2X1X0 > Q3Q2Q1Q0 X3 > Q3 =X3Q3

F7=(X3 > Q3)  (X3 = Q3; X2 > Q2)  (X3 = Q3; X2 = Q2; X1 > Q1)  (X3=Q3; X2 = Q2; X1 = Q1; X0 > Q0)




P7вх ­­ – равно в старшей группе, P7вых ­­ – равно в этой группе.


^ 3.5.2. Микрооперация свертки по модулю 2 (послед.).


Свертка по модулю 2 применяется для контроля кода.





Схема цепи, реализующей данную операцию, изображена на рис. 3.8.





рисунок 3.9


^ 3.6. Временные диаграммы.


Для расчета времени задержки перед «следующим» переключением устройства, рассчитаем задержку перед переключением в наиболее длинной операции.

Для этого выберем операцию сложения.






^ 4. Проектирование дискретного устройства на БИС.

4.1. Проектирование схемы ДУ.


Количество входов и выходов ПЗУ серии 556 достаточно для реализации дискретного устройства с помощью трех микросхем БИС. В данном устройстве также используются следующие микросхемы серии 555: шифратор, регистр, мультиплексор и несколько микросхем малой интеграции. Микросхема шифратора в схеме устройства используется для преобразования управляющих сигналов в двоичную форму. Таким образом, уменьшается количество необходимых управляющих входов и, следовательно, емкость ПЗУ. Регистр выполняет функцию 8-разрядной ячейки памяти. Из 8 разрядов 4 используются для хранения выходного слова, а 2 - для хранения выходных переносов. Итак для проектирования дискретного устройства будут использоваться следующие микросхемы: К556РТ6 (16 K) , К555ИВ1, К555ИР22, К555КП7 К555ЛИ1, К555ЛА3.


К555ИВ1 К555КП7 К555ИР22 КР556РТ6




рисунок 4.1


рисунок 4.3

рисунок 4.2


рисунок 4.4

К555ЛИ1 К555ЛА3




  1   2   3

Скачать 451.19 Kb.
Поиск по сайту:



База данных защищена авторским правом ©dogend.ru 2014
При копировании материала укажите ссылку
обратиться к администрации
Уроки, справочники, рефераты